류프리

제1항 순서논리회로

(１) 순서논리회로

1) 출력이 입력에 의해서만 결정되지 않고, 기존에 들어왔던 입력들의 영향 또한 받는 논리회로를 말한다. 조합논리와 순차논리회로의 차이점은 조합논리회로는 현재 입력만을 통해서 출력이 결정되지만 순차논리회로는 이전에 입력되었던 값에 의해서도 영향을 받는다.

2) 플립플롭, 카운터, 레지스터, RAM, CPU등이 있다.

(２) 플립플롭 (Flip-Flop, FF)

1) 1비트의 정보를 보관 유지할 수 있는 회로이며 순차 회로의 기본요소이다. 플립플롭은 이전상태를 계속 유지한다.

2) 디지털 시스템 설계에서의 회로를 구성할 때, 조합논리와 결합하여 순차회로의 기능을 구현한다. 마이크로프로세서와 같은 디지털 로직을 사용하는 많은 전자회로에 사용된다.

3) 지연된 하나의 출력을 피드백하여 입력에 넣음으로써 정보를 보관 유지하는데 사용하는 특징이 있다.

4) 플립플롭은 구조상 휘발성이다. 정보는 전원이 있을때만 보관, 유지되며 전원이 차단되면 정보는 사라진다.

(３) S-R Flip-Flop

1) 여기서 S(set)는 출력 ‘1’을, R(reset)은 출력을 ‘0’으로 설정한다. S와 R입력이 모두 ‘0’이면, 이전상태가 유지된다.

(４) D Flip-Flop

1) 입력선을 하나만 구성한 플립플롭이다.

2) S-R 플립플롭에서 원하지 않은 상태 S(1), R(1)을 제거한 플립플롭이다.

3) D 플립플롭이라는 이름은 Data를 전달하는 것과 지연(Delay)하는 역할에서 유래되었다.

(５) J-K Flip-Flop

1) J-K플립플롭은 S-R플립플롭에서 S(1), R(1)인 경우 출력이 불안정한 상태가 되는 문제점을 개선하여 S(1), R(1)에서도 동작하도록 개선한 회로이다.

2) J-K 플립플롭의 J는 S(set), K는 R(reset)에 대응된다.

3) J(1), K(1)인 경우 J-K 플립플롭의 출력은 이전 출력의 보수 상태로 변한다.

4) J-K 플립플롭은 플립플롭중에서 가장 많이 사용되는 플립플롭이다.

(６) T Flip-Flop

1) J-K 플립플롭의 J와 K 입력을 묶어서 하나의 입력신호 T로 동작시키는 플립플롭이다.

2) J-K 플립플롭의 동작 중에서 입력이 모두 ‘0’이거나 ‘1’인 경우만을 이용하는 플립플롭이다.

3) T 플립플롭의 입력 T(0)이면, J(0), K(0)인 J-K 플립플롭과 같이 동작하므로 출력은 변하지 않는다. T(1)이면, J(1), K(1)인 J-K 플립플롭과 같이 동작하므로 출력은 보수가 된다.

제1항 조합논리회로

(１) 현재 입력에 따라 출력이 항상 결정되는 논리회로를 말한다. 현재 입력뿐만 아니라 이전 입력의 영향 또한 함께 받는 순차논리회로와는 구별된다. 실제 컴퓨터 회로에서는 일반적으로 조합논리회로와 순차논리회로가 함께 쓰인다. 산술논리 연산장치(ALU)의 경우 수학적인 계산은 조합논리회로로 구성하고, 처리순서를 조절할때에는 순차논리회로를 이용한다.

(２) 종류

1) 가산기, 비교기 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 코드 변환기, 패리티 발생기/검출기

(３) 반가산기 (Half Adder, HA)

1) 1비트의 2개 2진수를 더하는 조합논리회로

2) 2개의 입력과 2개의 출력으로 구성된다.

3) 2개의 입력은 피연산수 x와 연산수 y이며, 출력은 sum과 carry이다.

(４) 전가산기 (Full Adder, FA)

1) 하위비트에서 발생한 올림수를 포함하여 3개의 입력 비트들의 합을 구하는 조합논리회로

2) 3개의 입력과 2개의 출력으로 구성된다.

3) 3개 입력은 피연산수 x와 연산수 y, 그리고 하위 비트에서 발생한 올림수 c_i 가 되고, 출력변수는 출력의 합s(sum)과 올림수 c(carry)를 발생하는 회로이다.

4) 전가산기의 부울 대수식

S = (A ⊕B) ⊕C_i

C_i+1=(A ⊕B)C+AB

5) 전가산기의 조합논리회로

(５) 디코더 (Decoder)

디코더(decoder)란 n비트의 2진 코드를 입력으로 받아들여 최대 2ⁿ개의 서로 다른 정보로 바꿔주는 조합논리회로이다. 입력값에 따라 선택된 하나의 출력선이 나머지 출력선들과 반대값을 갖는다. 예를 들어 AB값이 01일 경우에는 D₁만이 1이고 나머지 출력선 D₀, D₂, D₃은 모두 0이 되다.

디코더

(６) 인코더 (Encoder)

인코더(encoder)는 디코더의 반대되는 기능(입력과 출력이 바뀐 기능)을 수행하는 회로이다. 즉 2ⁿ개 이하의 입력선과 n개의 출력선을 갖는다.

(７) 멀티플렉서(Multiplexer)

여러 개의 데이터 입력을 받아 그 중 하나를 선택하여 출력하는 조합논리회로이며, 데이터 선택선이라고도 한다.

(８) 디멀티플렉서(Demultiplexer)

하나의 입력선에 정보를 싣고 2ⁿ개의 가능한 출력선 중 하나로 정보를 전송하며 특정 출력의 선택선은 n개의 선택선에 의해 제어된다.

제1절 논리회로

논리회로는 불 대수를 물리적 장치에 구현한 것으로, 하나 이상의 논리적 입력값에 대해 논리 연산을 수행하여 하나의 논리적 출력값을 얻는 전자회로를 말한다. AND, OR, NOT의 기본 불 대수를 수행하며, 이 기본적인 불 대수들의 결합으로 복합적인 논리 기능을 수행한다.

논리회로에 앞서 선행되어야 하는 토픽들

제1항 불 대수

(１) 기본적인 논리함수

1) 논리곱(AND)

① 모든 입력이 1인 경우에만 1을 출력한다.

② AND 게이트 기호와 진리표

③ AND 게이트의 대수적 표현

2) 논리합(OR)

① 입력 중 최소한 한 개 이상의 입력이 1을 갖는 경우 1을 출력한다.

② OR 게이트 기호와 진리표

③ OR 게이트의 대수적 표현

3) 부정(NOT)

① 입력에 대하여 반대로 출력한다.

② NOT 게이트 기호와 진리표

③  NOT 게이트의 대수적 표현

4) XOR 게이트

① 두 입력이 서로 반대되는 조건인 경우 1을 출력한다.

② XOR 게이트 기호와 진리표

③  NOT 게이트의 대수적 표현

5) NAND 게이트

① AND와 NOT 게이트의 결합형태로 결과는 AND게이트와 반대로 동작한다.

② NAND 게이트 기호와 진리표

③  NAND 게이트의 대수적 표현

6) NOR 게이트

① OR와 NOT 게이트의 결합형태로 결과는 OR게이트와 반대로 동작한다.

② NOR 게이트 기호와 진리표

③  NOR 게이트의 대수적 표현

7) NXOR 게이트

① XOR와 NOT 게이트의 결합형태로 결과는 XOR게이트와 반대로 동작한다.

② NXOR 게이트 기호와 진리표

③  NXOR 게이트의 대수적 표현

(２) 불 대수 (Boolean Algebra)

1) 하나의 명제가 참 또는 거짓인가를 판단하는 데 이용되는 수학적인 방법

2) 동일한 성능을 갖는 더 간단한 회로로 만들 수 있다.

3) 부울 대수를 사용하면 변수들의 진리표 관계를 대수식으로 표현하기에 용이하다.

(３) 불 대수의 기본 공식

1) 교환법칙

A ∙ B = B ∙ A

A + B = B + A

2) 결합법칙

A ∙ (B ∙ C) = (A ∙ B) ∙ C

(A + B) + C = A + (B + C)

3) 분배법칙

A ∙ (B + C) = (A ∙ B) +(A ∙ C)

A + (B ∙ C) = (A + B) ∙ (A + C)

4) 멱등법칙

A + A = A

A ∙ A = A

5) 보수법칙

A + A^’ = 1

A ∙ A^’ = 0

6) 항등법칙

A + 0 = A

A + 1 = 1

A ∙ 0 = 0

A ∙ 1 = A

7) 콘센서스법칙

AB + BC + CA^’ = AB + CA^’

8) 드모르강

(A + B)^’ = A^’ ∙ B^’

(A ∙ B)^’ = A^’ + B^’

9) 복원법칙

A^’’ = A

10) 흡수법칙

A + A ∙ B = A

A ∙ A + B = A

(４) 불 대수의 간소화

1) 방법

① 불 대수의 기본공식을 이용하여 간소화 한다.

2) 예제

① Y = AB + AB^’ + A^’B

A ∙ (B+B^’) + A^’B

A∙(1) + A^’B

A + A^’B

(A+A^’) ∙ (A+B)

1 ∙ (A+B)

(A+B)

② A + A∙B = A

③ A+A^’B

(A+A^’) ∙ (A+B)

1 ∙ (A+B)

A+B

④ A+A∙B^’ = A

⑤ A ∙ (A+B) = A

⑥ A ∙ (A^’+B)

(A ∙ A^’) + (A ∙ B)

0 + (A ∙ B)

A ∙ B

⑦ 불 대수가 옳지 않은 것은?

가. A+A^’∙B=A                  나. A∙A=A     

다. A+A∙ B^’=A                라. A∙ (A+B)=A

가. A+A^’∙B = (A+A^’)∙(A+B) = 1∙(A+B) = A+B

나. A∙A=A

다. A+A∙ B^’=A (흡수법칙)

라. A∙ (A+B)=A (흡수법칙)

(５) 카르노 맵 (K-map : Karnaugh Map)

1) 최소항과 최대항

최소항(Minterm)과 최대항(Maxterm)은 논리회로에서 카르노 맵 간략화를 위해 필요하다.

① 최소항

•  진리표에서 1의 값을 가지는 변수를 모두 찾아서 곱의합으로 표시할수 있는데  이를 최소항이라고 한다.

•  정사각형은 함수의 최소항들을 나타낸다.

② 최대항(Maxterm)

•  최소항은 곱들의 합 형태이고, 최대항은 합들의 곱 형태이다.

•  최대항은 최소항의 보수라고 볼수 있다.

2) 카르노 맵 간소화 규칙

① 함수에서 사용될 최소항들을 표 안에 표시한다.

② 입력변수가 2개(a,b), 3개(a,b,c), 4개(a,b,c,d)인 경우에 사용된다.

③ 2의 거듭제곱으로 묶는다 (1,2,4,8,16)

④ 이웃한 항끼리 묶는다.

⑤ 직사각형이나 정사각형의 형태로 묶는다.

3) 2, 3, 4 변수 맵

① 2변수 맵

•  A’B’ + AB 

② 3변수 맵

•  A’B’C’ + A’B’C = A’B’(C’+C) = A’B’(1) = A’B’

Or 

•  AB’C’ + ABC’ = AC’(B’+B) = AC’(1) = AC’

•  A’B’C’ + AB’C’ = B’C’(A’+A) = B’C’(1) = B’C’

③ 4변수 맵

•  2개 그룹

가.   ABC’D + AB’C’D = C’D(AB+AB’) = C’D(A(B+B’)) = C’D(A(1)) = C’DA = AC’D 

나.   A’B’CD+AB’CD=B’CD(A’+A)=B’CD(1) =B’CD 

• 4개 그룹

• 8개 그룹

4) 예제

① 논리 함수식 F(A,B,C) = ∑(2,4,5,7)으로 간략화하면

                       A’BC’ + AB’ + AC

② 다음과 같이 표시된 카르노(karnaugh)도를 간소한 식은 

A+ C’ 

③ 다음과 같이 표시된 카르노(karnaugh)도를 간소한 식은 

C’